Серверный чипсет Intel 5500. Память с различными таймингами на двух процах.. Раздел «Железо». Форум программистов «Весельчак У»

Форум программистов «Весельчак У»

Добро пожаловать, Гость. Пожалуйста, войдите или зарегистрируйтесь.
Вам не пришло письмо с кодом активации?

Рекомендуем проверить настройки временной зоны в вашем профиле (страница "Внешний вид форума", пункт "Часовой пояс:").
У нас больше нет рассылок. Если вам приходят письма от наших бывших рассылок mail.ru и subscribe.ru, то знайте, что это не мы рассылаем.

Наши сайты


	Галерея
	Весельчак У
	Наша Вики
	Хранилище
	Проекты

Правила


	Правила форума Правила русского языка

Помощь

Поиск

Календарь

Почта

Войти

Регистрация

Форум программистов «Весельчак У» > Практические разделы > Железо > Тема: Серверный чипсет Intel 5500. Память с различными таймингами на двух процах.

Страниц: [1] Вниз

« предыдущая тема следующая тема »

Печать

	Автор	Тема: Серверный чипсет Intel 5500. Память с различными таймингами на двух процах. (Прочитано 6409 раз)
0 Пользователей и 1 Гость смотрят эту тему.

RXL

Технический
Администратор

Offline

Offline
Пол: Мужской

Серверный чипсет Intel 5500. Память с различными таймингами на двух процах.

« : 25-10-2012 11:57 » new

Неожиданный вопрос. Чипсет Intel 5500, два процессора Xeon 56xx. Контроллер памяти встроен в процессор. К каждому процессору подключено по три слота DIMM. У одного процессора все три слота заняты DDR3 ECC Reg 1066.

Вопрос в следующем: если я установлю на второй процессор три планки DDR3 ECC Reg 1333, могут ли быть какие-то проблемы?

Логически я понимаю, что проблем быть не должно. Ведь контроллеры памяти раздельные, а между собой процы связываются по отдельной от памяти шине. Память, которую хочу добавить, есть в списке рекомендованной для данной мамки.


	Записан

... мы преодолеваем эту трудность без синтеза распределенных прототипов. (с) Жуков М.С.

Страниц: [1] Вверх

Печать

« предыдущая тема следующая тема »