calloc(), malloc() и realloc()

[Kife]

А почему сабж работает в ndis - драйвере (т.е. в котором юзаются ndis функции...). В специф-ии NDIS-a писано, что никаких операций с такими ф-ями! только NdisAllocateMemory и т.д. Правда драйвер VXD.

[_AV_]

Сабж _НЕ ОБЯЗАТЕЛЬНО_ будет не работать.
Он _МОЖЕТ_ не сработать на _DISPATCH_LEVEL_ и выше.
Там ты не сможешь вызвать данные функции.
И, если выделенная указанными ф-ями память (а она НЕПРЕМЕННО выгружаемая) в данный момент выгружена, не сможешь подгрузить нужные тебе страницы.
Последствия - IRQ_LEVEL_NOT_LESS_OR_EQUAL и синий экранчик.
Если не ошибаюсь, конечно.

[maaaad]

ИХМО, сабж не будет работать ни на каком уровне, за исключением, может быть, calloc. В km память выделяется только ExAllocatePool (NdisAllocateMemory редефайн)

[Anonymous]

ИХМО, сабж не будет работать ни на каком уровне, за исключением, может быть, calloc. В km память выделяется только ExAllocatePool (NdisAllocateMemory редефайн)

Я тут пример смотрю дров оч. известной проги, там и Malloc(), b calloc() и realloc(). И все работает. Правда это VXD драйвер. Это может как-то влиять??? Или все равно: vxd, sys. wdm...

[maaaaad]

а ты попробуй ... malloc в wdm использовать...прилинкуй к драйверу kernel32.lib....ихмо malloc использует "сервисы выделения памяти" (зависимости надо посмотреть, но извини, уже домой ехать надо) которые не доступны в km

[TarasCo]

в WDM драйвере malloc вызвать нельзя, это функция не реализована и не экспортируется ядром. И даже не пытайтесь использовать компоненты пользовательского режима (типа kernel32) - только время потеряете

[SlavaI]

Возьми да посмотри что ты там прилинковал, может автор драйвера сам написал реализации этих ф-ций для ядра с использованием ф-ций NDIS.
Ясное дело что это не юзер мод ф-ции.

Вот например так

void* malloc(size_t size){
   return ExAllocatePool(PagedPool, size);
}

Как видишь все просто.

[Kife]

ты как ывсегда прав!! скорее всего так и было, придк на работу -гляну! И как я раньше то не допер!!!!

[mad]

ывсегда ывсегда

[SlavaI]

ывсегда ывсегда

Хватит вредничать

[mad]

А? что случилось? Это эхо. ECHO IS ON

[Kife]

:oops:  :oops:  :oops: Сорри
#define NdisAllocateMemory(addr, length, flags, max)  *(addr) = malloc(length)

#define NdisFreeMemory(addr, length, flags)      free(addr)

#define NdisZeroMemory(dest, length)         memset(dest, 0, length)

#define NdisMoveMemory(dest, source, length)   memmove(dest, source, length)

[Kife]

очень удобная фича

[Anonymous]

так круче

static inline char * x86_strrcpy(char * dest,const char *src)
{
register char *tmp= (char *)dest;
register char dummy;
__asm__ __volatile__(
   "\n1:\t"
   "movb (%0),%2\n\t"
   "incl %0\n\t"
   "movb %2,(%1)\n\t"
   "incl %1\n\t"
   "testb %2,%2\n\t"
   "jne 1b"
   :"=r" (src), "=r" (tmp), "=q" (dummy)
   :"0" (src), "1" (tmp)
   :"memory");
return dest;
}


или может быть вот так?

Alpha_Memmove:
   addq $16,$18,$4
   addq $17,$18,$5
   cmpule $4,$17,$1      /*  dest + n <= src  */
   cmpule $5,$16,$2      /*  dest >= src + n  */

   bis $1,$2,$1
   mov $16,$0
   xor $16,$17,$2
   bne $1,memcpy

   and $2,7,$2         /* Test for src/dest co-alignment.  */
   and $16,7,$1
   cmpule $16,$17,$3
   bne $3,$memmove_up      /* dest < src */

   and $4,7,$1
   bne $2,$misaligned_dn
   unop
   beq $1,$skip_aligned_byte_loop_head_dn


Или может быть для нашего арма дефайн для memmove?

      cmp   r1, r0
      bcc   19f
      subs   r2, r2, #4
      blt   6f
      ands   ip, r0, #3
      bne   7f
      ands   ip, r1, #3
      bne   8f

1:      subs   r2, r2, #8
      blt   5f
      subs   r2, r2, #0x14
      blt   3f
2:      ldmia   r1!,{r3 - r9, ip}
      stmia   r0!,{r3 - r9, ip}
      subs   r2, r2, #32
      bge   2b
      cmn   r2, #16
      ldmgeia   r1!, {r3 - r6}
      stmgeia   r0!, {r3 - r6}
      subge   r2, r2, #0x10
3:      adds   r2, r2, #0x14
4:      ldmgeia   r1!, {r3 - r5}
      stmgeia   r0!, {r3 - r5}
      subges   r2, r2, #12
      bge   4b
5:      adds   r2, r2, #8
      blt   6f
      subs   r2, r2, #4
      ldrlt   r3, [r1], #4
      ldmgeia   r1!, {r4, r5}
      strlt   r3, [r0], #4
      stmgeia   r0!, {r4, r5}
      subge   r2, r2, #4

6:      adds   r2, r2, #4
      EXITEQ
      cmp   r2, #2
      ldrb   r3, [r1], #1
      ldrgeb   r4, [r1], #1
      ldrgtb   r5, [r1], #1
      strb   r3, [r0], #1
      strgeb   r4, [r0], #1
      strgtb   r5, [r0], #1
      EXIT

7:      rsb   ip, ip, #4
      cmp   ip, #2
      ldrb   r3, [r1], #1
      ldrgeb   r4, [r1], #1
      ldrgtb   r5, [r1], #1
      strb   r3, [r0], #1
      strgeb   r4, [r0], #1
      strgtb   r5, [r0], #1
      subs   r2, r2, ip
      blt   6b
      ands   ip, r1, #3
      beq   1b

8:      bic   r1, r1, #3
      ldr   r7, [r1], #4
      cmp   ip, #2
      bgt   15f
      beq   11f
      cmp   r2, #12
      blt   10f
      sub   r2, r2, #12
9:      mov   r3, r7, lsr #8
      ldmia   r1!, {r4 - r7}
      orr   r3, r3, r4, lsl #24
      mov   r4, r4, lsr #8
      orr   r4, r4, r5, lsl #24
      mov   r5, r5, lsr #8
      orr   r5, r5, r6, lsl #24
      mov   r6, r6, lsr #8
      orr   r6, r6, r7, lsl #24
      stmia   r0!, {r3 - r6}
      subs   r2, r2, #16
      bge   9b
      adds   r2, r2, #12
      blt   100f
10:      mov   r3, r7, lsr #8
      ldr   r7, [r1], #4
      subs   r2, r2, #4
      orr   r3, r3, r7, lsl #24
      str   r3, [r0], #4
      bge   10b
100:      sub   r1, r1, #3
      b   6b

11:      cmp   r2, #12
      blt   13f      /* */
      sub   r2, r2, #12
12:      mov   r3, r7, lsr #16
      ldmia   r1!, {r4 - r7}
      orr   r3, r3, r4, lsl #16
      mov   r4, r4, lsr #16
      orr   r4, r4, r5, lsl #16
      mov   r5, r5, lsr #16
      orr   r5, r5, r6, lsl #16
      mov   r6, r6, lsr #16
      orr   r6, r6, r7,LSL#16
      stmia   r0!, {r3 - r6}
      subs   r2, r2, #16
      bge   12b
      adds   r2, r2, #12
      blt   14f
13:      mov   r3, r7, lsr #16
      ldr   r7, [r1], #4
      subs   r2, r2, #4
      orr   r3, r3, r7, lsl #16
      str   r3, [r0], #4
      bge   13b
14:      sub   r1, r1, #2
      b   6b

15:      cmp   r2, #12
      blt   17f
      sub   r2, r2, #12
16:      mov   r3, r7, lsr #24
      ldmia   r1!,{r4 - r7}
      orr   r3, r3, r4, lsl #8
      mov   r4, r4, lsr #24
      orr   r4, r4, r5, lsl #8
      mov   r5, r5, lsr #24
      orr   r5, r5, r6, lsl #8
      mov   r6, r6, lsr #24
      orr   r6, r6, r7, lsl #8
      stmia   r0!, {r3 - r6}
      subs   r2, r2, #16
      bge   16b
      adds   r2, r2, #12
      blt   18f
17:      mov   r3, r7, lsr #24
      ldr   r7, [r1], #4
      subs   r2, r2, #4
      orr   r3, r3, r7, lsl#8
      str   r3, [r0], #4
      bge   17b
18:      sub   r1, r1, #1
      b   6b


19:      add   r1, r1, r2
      add   r0, r0, r2
      subs   r2, r2, #4
      blt   24f
      ands   ip, r0, #3
      bne   25f
      ands   ip, r1, #3
      bne   26f

20:      subs   r2, r2, #8
      blt   23f
      subs   r2, r2, #0x14
      blt   22f
21:      ldmdb   r1!, {r3 - r9, ip}
      stmdb   r0!, {r3 - r9, ip}
      subs   r2, r2, #32
      bge   21b
22:      cmn   r2, #16
      ldmgedb   r1!, {r3 - r6}
      stmgedb   r0!, {r3 - r6}
      subge   r2, r2, #16
      adds   r2, r2, #20
      ldmgedb   r1!, {r3 - r5}
      stmgedb   r0!, {r3 - r5}
      subge   r2, r2, #12
23:      adds   r2, r2, #8
      blt   24f
      subs   r2, r2, #4
      ldrlt   r3, [r1, #-4]!
      ldmgedb   r1!, {r4, r5}
      strlt   r3, [r0, #-4]!
      stmgedb   r0!, {r4, r5}
      subge   r2, r2, #4

24:      adds   r2, r2, #4
      EXITEQ
      cmp   r2, #2
      ldrb   r3, [r1, #-1]!
      ldrgeb   r4, [r1, #-1]!
      ldrgtb   r5, [r1, #-1]!
      strb   r3, [r0, #-1]!
      strgeb   r4, [r0, #-1]!
      strgtb   r5, [r0, #-1]!
      EXIT

25:      cmp   ip, #2
      ldrb   r3, [r1, #-1]!
      ldrgeb   r4, [r1, #-1]!
      ldrgtb   r5, [r1, #-1]!
      strb   r3, [r0, #-1]!
      strgeb   r4, [r0, #-1]!
      strgtb   r5, [r0, #-1]!
      subs   r2, r2, ip
      blt   24b
      ands   ip, r1, #3
      beq   20b

26:      bic   r1, r1, #3
      ldr   r3, [r1], #0
      cmp   ip, #2
      blt   34f
      beq   30f
      cmp   r2, #12
      blt   28f
      sub   r2, r2, #12
27:      mov   r7, r3, lsl #8
      ldmdb   r1!, {r3, r4, r5, r6}
      orr   r7, r7, r6, lsr #24
      mov   r6, r6, lsl #8
      orr   r6, r6, r5, lsr #24
      mov   r5, r5, lsl #8
      orr   r5, r5, r4, lsr #24
      mov   r4, r4, lsl #8
      orr   r4, r4, r3, lsr #24
      stmdb   r0!, {r4, r5, r6, r7}
      subs   r2, r2, #16
      bge   27b
      adds   r2, r2, #12
      blt   29f
28:      mov   ip, r3, lsl #8
      ldr   r3, [r1, #-4]!
      subs   r2, r2, #4
      orr   ip, ip, r3, lsr #24
      str   ip, [r0, #-4]!
      bge   28b
29:      add   r1, r1, #3
      b   24b

30:      cmp   r2, #12
      blt   32f
      sub   r2, r2, #12
31:      mov   r7, r3, lsl #16
      ldmdb   r1!, {r3, r4, r5, r6}
      orr   r7, r7, r6, lsr #16
      mov   r6, r6, lsl #16
      orr   r6, r6, r5, lsr #16
      mov   r5, r5, lsl #16
      orr   r5, r5, r4, lsr #16
      mov   r4, r4, lsl #16
      orr   r4, r4, r3, lsr #16
      stmdb   r0!, {r4, r5, r6, r7}
      subs   r2, r2, #16
      bge   31b
      adds   r2, r2, #12
      blt   33f
32:      mov   ip, r3, lsl #16
      ldr   r3, [r1, #-4]!
      subs   r2, r2, #4
      orr   ip, ip, r3, lsr #16
      str   ip, [r0, #-4]!
      bge   32b
33:      add   r1, r1, #2
      b   24b

34:      cmp   r2, #12
      blt   36f
      sub   r2, r2, #12
35:      mov   r7, r3, lsl #24
      ldmdb   r1!, {r3, r4, r5, r6}
      orr   r7, r7, r6, lsr #8
      mov   r6, r6, lsl #24
      orr   r6, r6, r5, lsr #8
      mov   r5, r5, lsl #24
      orr   r5, r5, r4, lsr #8
      mov   r4, r4, lsl #24
      orr   r4, r4, r3, lsr #8
      stmdb   r0!, {r4, r5, r6, r7}
      subs   r2, r2, #16
      bge   35b
      adds   r2, r2, #12
      blt   37f
36:      mov   ip, r3, lsl #24
      ldr   r3, [r1, #-4]!
      subs   r2, r2, #4
      orr   ip, ip, r3, lsr #8
      str   ip, [r0, #-4]!
      bge   36b
37:      add   r1, r1, #1
      b   24b